技术需求->技术协议->总体设计方案
->系统框图->再次对照技术协议
电源，上电，复位框图
硬件/软件/结构方案评审
详细系统设计方案 2周，紧急的不一定有，后补 原理图设计-评审
FPGA基础之LUT详解_fpga lut-CSDN博客 XILINX内部逻辑资源slice到底是个啥？_xilinx slice-CSDN博客
数电U8
PLD PLA PAL GAL_pal和 gal-CSDN博客
1 CLB=2 SLICE=8 6输入LUT =16FLIP-FLOPS =256 bits Distributed RAM =128 * bits Shift Registers
传统ADC主要指标：SFDR、SNR、SNDR、ENOB-CSDN博客 选型tips： 性能满足要求，留有余量 供货周期更稳定
连接器过孔stub对信号的影响 - 知乎 (zhihu.com) 高速信号打过孔有stub相当于天线
手机上硬盘：NAND flash
有经验的会预留多的接口方便客户需求。
差分时钟、DQS与DQM - DDRx的关键技术介绍（上） - 知乎 (zhihu.com) SRAM、DRAM、SDRAM、DDR存储器的区别 - 知乎 (zhihu.com)
时钟设计
ADDA FPGA MCU other
电源设计
整版电压电流要求（查看SOC的电源要求datasheet）
使用电源评估工具 功耗表，一般填上datasheet写的最大的电流（半天） 选择电源芯片 计算温升 绘制电源树 考虑二级转换 LDO中间电平 上电时序设计 前一级推下一级的使能实现 选择器件缓启动电容 CPLD，电源管理芯片
MGT，DDR等速度快了要提电源，可能需要分开供电 DDR4看这一篇就够了 - 知乎 (zhihu.com)
Speed Grade——芯片的“速度等级”初探（转）_ic speed不一样-CSDN博客
复位设计
RC延迟电路可做复位，可靠性高的选择复位芯片
在上电过程中，低电平有效的默认为低电平复位。 如果是RC延迟电路：上拉电阻，C对地 复位过程中V缓慢上升,直到解复位 如果是复位芯片 看手册：断路，漏电流，没说就是推挽接口 关注：根据选择略低于工作电平的判断阈值，考虑高低温；复位时间，逻辑
PS 看门狗:不喂狗就复位，1.6s变一次电平 电源复位-复位芯片/开关 系统复位-MCU/开关